3D 互連可以降低處理器內核中的延遲。

 


 
格羅方德的晶圓間鍵合技術可以在 300 毫米晶圓上完美地連接起 10 微米的鍵合點。

 

芯片代工廠商格羅方德和半導體 IP 設計公司 ARM 共同宣布,他們完成了一項用在測試性的硅 3D 芯片上的設計,該芯片使用了一種可以在每平方毫米面積上構建數百萬路 3D 連接的技術。這項技術可以將兩塊芯片所在的晶圓通過密集垂直排列的銅鏈路連接在一起。格羅方德和 ARM 一致認為,這種技術可以提升機器學習等應用中的數據流動速度,還可以集成射頻、硅光子等不同的工藝。

 

“多年來我們做了不少預設性的研究,比如當互聯密度足夠高時,我們的 IP 要做哪些改變。”ARM 研究員 Greg Yeric 在位于得克薩斯州奧斯汀市的研究中心表示。根據 ARM 公司預測,當 3D 連接的間距可以做到 10 微米甚至以下時,芯片設計師就可以使用 3D 連接縮短處理器內核中的“關鍵路徑”,所謂“關鍵路徑”,是指信號延遲最長,從而限制了芯片性能的那些路徑。垂直連接可以讓關鍵路徑“走捷徑”,從一個硅芯片上走到另一個硅芯片上,從而縮短信號延遲。目前,格羅方德的技術已經可以做到 10 微米這個級別。

 


 在面對面的晶圓間鍵合技術中,IC 之間可以通過晶體管上方、IC 最上層的互聯層(圖中灰色部分)結合起來。一個晶圓上含有連接到頂部凸塊上的硅通孔,用于將芯片連接到封裝上。

 

這種技術被稱為“面對面”晶圓間鍵合。使用這種方法,系統可以分成兩個部分,分別在兩個晶圓上構建。其中一個晶圓包含一些被稱為硅通孔(TSV)的垂直連接,它向下延伸一段距離,直到硅體上。在平常的 CMOS 技術中,這種互聯將晶體管結合到硅上面若干個層上構建的電路中,而在晶圓間鍵合技術中,最頂層包括一個密集的鍵合點陣列。兩個晶圓仔細地上下對齊,然后通過鍵合點面對面地鍵合在一起。然后,將晶圓背面上面的大量硅去除掉,以與硅通孔斷開連接。最后,將 3D 芯片切割下來并進行封裝。

 

格羅方德和 ARM 合作設計的測試芯片首先用于確定 ARM 的網狀互聯技術在 3D 芯片中的性能情況,這樣他們就可以為產品開發團隊確定下來一系列指標。他們將在 2020 年初測試這款芯片。

 

格羅方德和 ARM 的工程師一致認為,達成目標的最困難之處是缺少能夠進行這種 3D 芯片設計的電子設計自動化工具。該團隊一直和佐治亞理工學院的 Sung Kyu Lim 教授合作,以期在 2D EDA 工具上實現 3D 設計。此外,他們還和一些 EDA 工具供應商開展了相關合作。

 


 
混合鍵合技術在晶圓之間建立了銅連接。

 

此外,兩家公司組成的聯合團隊還試圖納入 IEEE 的“可測性設計”標準草案(IEEE p1838),從而讓這項設計變得更加復雜了。ARM 和格羅方德希望能夠測試晶圓上的芯片在鍵合之前和鍵合之后的溫度,以確保 3D 芯片的足夠良率。ARM 的理論研究工程師 Saurabh Sinha 說,這個項目的大部分工作“都是為了推出 3D 芯片的設計生態系統”。

 

“我們的目標是讓像 ARM 這樣的公司以及其它客戶能夠在工具準備就緒時就能迅速將基于這種技術的芯片推進到大規模量產階段。”格羅方德全球研發部首席技術專家,副總裁 John Pellerin 說。
 

 

與非網編譯內容,未經許可,不得轉載!